1 /* SPDX-License-Identifier: GPL-2.0 */ 2 /* 3 * arch/arm/include/asm/arch-rmobile/rcar-base.h 4 * 5 * Copyright (C) 2013,2014 Renesas Electronics Corporation 6 */ 7 8 #ifndef __ASM_ARCH_RCAR_BASE_H 9 #define __ASM_ARCH_RCAR_BASE_H 10 11 /* 12 * R-Car (R8A7790/R8A7791/R8A7792/R8A7793/R8A7794) I/O Addresses 13 */ 14 #define RWDT_BASE 0xE6020000 15 #define SWDT_BASE 0xE6030000 16 #define LBSC_BASE 0xFEC00200 17 #define DBSC3_0_BASE 0xE6790000 18 #define DBSC3_1_BASE 0xE67A0000 19 #define TMU_BASE 0xE61E0000 20 #define GPIO5_BASE 0xE6055000 21 #define SH_QSPI_BASE 0xE6B10000 22 23 /* SCIF */ 24 #define SCIF0_BASE 0xE6E60000 25 #define SCIF1_BASE 0xE6E68000 26 #define SCIF2_BASE 0xE6E58000 27 #define SCIF3_BASE 0xE6EA8000 28 #define SCIF4_BASE 0xE6EE0000 29 #define SCIF5_BASE 0xE6EE8000 30 #define SCIFA0_BASE 0xE6C40000 31 #define SCIFA1_BASE 0xE6C50000 32 #define SCIFA2_BASE 0xE6C60000 33 34 /* Module stop status register */ 35 #define MSTPSR0 0xE6150030 36 #define MSTPSR1 0xE6150038 37 #define MSTPSR2 0xE6150040 38 #define MSTPSR3 0xE6150048 39 #define MSTPSR4 0xE615004C 40 #define MSTPSR5 0xE615003C 41 #define MSTPSR7 0xE61501C4 42 #define MSTPSR8 0xE61509A0 43 #define MSTPSR9 0xE61509A4 44 #define MSTPSR10 0xE61509A8 45 #define MSTPSR11 0xE61509AC 46 47 /* Realtime module stop control register */ 48 #define RMSTPCR0 0xE6150110 49 #define RMSTPCR1 0xE6150114 50 #define RMSTPCR2 0xE6150118 51 #define RMSTPCR3 0xE615011C 52 #define RMSTPCR4 0xE6150120 53 #define RMSTPCR5 0xE6150124 54 #define RMSTPCR7 0xE615012C 55 #define RMSTPCR8 0xE6150980 56 #define RMSTPCR9 0xE6150984 57 #define RMSTPCR10 0xE6150988 58 #define RMSTPCR11 0xE615098C 59 60 /* System module stop control register */ 61 #define SMSTPCR0 0xE6150130 62 #define SMSTPCR1 0xE6150134 63 #define SMSTPCR2 0xE6150138 64 #define SMSTPCR3 0xE615013C 65 #define SMSTPCR4 0xE6150140 66 #define SMSTPCR5 0xE6150144 67 #define SMSTPCR7 0xE615014C 68 #define SMSTPCR8 0xE6150990 69 #define SMSTPCR9 0xE6150994 70 #define SMSTPCR10 0xE6150998 71 #define SMSTPCR11 0xE615099C 72 73 /* RCAR-I2C */ 74 #define CONFIG_SYS_RCAR_I2C0_BASE 0xE6508000 75 #define CONFIG_SYS_RCAR_I2C1_BASE 0xE6518000 76 #define CONFIG_SYS_RCAR_I2C2_BASE 0xE6530000 77 #define CONFIG_SYS_RCAR_I2C3_BASE 0xE6540000 78 79 /* SDHI */ 80 #define CONFIG_SYS_SH_SDHI0_BASE 0xEE100000 81 82 #define S3C_BASE 0xE6784000 83 #define S3C_INT_BASE 0xE6784A00 84 #define S3C_MEDIA_BASE 0xE6784B00 85 86 #define S3C_QOS_DCACHE_BASE 0xE6784BDC 87 #define S3C_QOS_CCI0_BASE 0xE6784C00 88 #define S3C_QOS_CCI1_BASE 0xE6784C24 89 #define S3C_QOS_MXI_BASE 0xE6784C48 90 #define S3C_QOS_AXI_BASE 0xE6784C6C 91 92 #define DBSC3_0_QOS_R0_BASE 0xE6791000 93 #define DBSC3_0_QOS_R1_BASE 0xE6791100 94 #define DBSC3_0_QOS_R2_BASE 0xE6791200 95 #define DBSC3_0_QOS_R3_BASE 0xE6791300 96 #define DBSC3_0_QOS_R4_BASE 0xE6791400 97 #define DBSC3_0_QOS_R5_BASE 0xE6791500 98 #define DBSC3_0_QOS_R6_BASE 0xE6791600 99 #define DBSC3_0_QOS_R7_BASE 0xE6791700 100 #define DBSC3_0_QOS_R8_BASE 0xE6791800 101 #define DBSC3_0_QOS_R9_BASE 0xE6791900 102 #define DBSC3_0_QOS_R10_BASE 0xE6791A00 103 #define DBSC3_0_QOS_R11_BASE 0xE6791B00 104 #define DBSC3_0_QOS_R12_BASE 0xE6791C00 105 #define DBSC3_0_QOS_R13_BASE 0xE6791D00 106 #define DBSC3_0_QOS_R14_BASE 0xE6791E00 107 #define DBSC3_0_QOS_R15_BASE 0xE6791F00 108 #define DBSC3_0_QOS_W0_BASE 0xE6792000 109 #define DBSC3_0_QOS_W1_BASE 0xE6792100 110 #define DBSC3_0_QOS_W2_BASE 0xE6792200 111 #define DBSC3_0_QOS_W3_BASE 0xE6792300 112 #define DBSC3_0_QOS_W4_BASE 0xE6792400 113 #define DBSC3_0_QOS_W5_BASE 0xE6792500 114 #define DBSC3_0_QOS_W6_BASE 0xE6792600 115 #define DBSC3_0_QOS_W7_BASE 0xE6792700 116 #define DBSC3_0_QOS_W8_BASE 0xE6792800 117 #define DBSC3_0_QOS_W9_BASE 0xE6792900 118 #define DBSC3_0_QOS_W10_BASE 0xE6792A00 119 #define DBSC3_0_QOS_W11_BASE 0xE6792B00 120 #define DBSC3_0_QOS_W12_BASE 0xE6792C00 121 #define DBSC3_0_QOS_W13_BASE 0xE6792D00 122 #define DBSC3_0_QOS_W14_BASE 0xE6792E00 123 #define DBSC3_0_QOS_W15_BASE 0xE6792F00 124 #define DBSC3_0_DBADJ2 0xE67900C8 125 126 #define CCI_400_MAXOT_1 0xF0091110 127 #define CCI_400_MAXOT_2 0xF0092110 128 #define CCI_400_QOSCNTL_1 0xF009110C 129 #define CCI_400_QOSCNTL_2 0xF009210C 130 131 #define MXI_BASE 0xFE960000 132 #define MXI_QOS_BASE 0xFE960300 133 134 #define SYS_AXI_SYX64TO128_BASE 0xFF800300 135 #define SYS_AXI_AVB_BASE 0xFF800340 136 #define SYS_AXI_AX2M_BASE 0xFF800380 137 #define SYS_AXI_CC50_BASE 0xFF8003C0 138 #define SYS_AXI_CCI_BASE 0xFF800440 139 #define SYS_AXI_CS_BASE 0xFF800480 140 #define SYS_AXI_DDM_BASE 0xFF8004C0 141 #define SYS_AXI_ETH_BASE 0xFF800500 142 #define SYS_AXI_G2D_BASE 0xFF800540 143 #define SYS_AXI_IMP0_BASE 0xFF800580 144 #define SYS_AXI_IMP1_BASE 0xFF8005C0 145 #define SYS_AXI_IMUX0_BASE 0xFF800600 146 #define SYS_AXI_IMUX1_BASE 0xFF800640 147 #define SYS_AXI_IMUX2_BASE 0xFF800680 148 #define SYS_AXI_LBS_BASE 0xFF8006C0 149 #define SYS_AXI_MMUDS_BASE 0xFF800700 150 #define SYS_AXI_MMUM_BASE 0xFF800740 151 #define SYS_AXI_MMUR_BASE 0xFF800780 152 #define SYS_AXI_MMUS0_BASE 0xFF8007C0 153 #define SYS_AXI_MMUS1_BASE 0xFF800800 154 #define SYS_AXI_MPXM_BASE 0xFF800840 155 #define SYS_AXI_MTSB0_BASE 0xFF800880 156 #define SYS_AXI_MTSB1_BASE 0xFF8008C0 157 #define SYS_AXI_PCI_BASE 0xFF800900 158 #define SYS_AXI_RTX_BASE 0xFF800940 159 #define SYS_AXI_SAT0_BASE 0xFF800980 160 #define SYS_AXI_SAT1_BASE 0xFF8009C0 161 #define SYS_AXI_SDM0_BASE 0xFF800A00 162 #define SYS_AXI_SDM1_BASE 0xFF800A40 163 #define SYS_AXI_SDS0_BASE 0xFF800A80 164 #define SYS_AXI_SDS1_BASE 0xFF800AC0 165 #define SYS_AXI_TRAB_BASE 0xFF800B00 /* SYS_AXI_TRKF_BASE in R*A7794 */ 166 #define SYS_AXI_UDM0_BASE 0xFF800B80 167 #define SYS_AXI_UDM1_BASE 0xFF800BC0 168 #define SYS_AXI_USB20_BASE 0xFF800C00 169 #define SYS_AXI_USB21_BASE 0xFF800C40 170 #define SYS_AXI_USB22_BASE 0xFF800C80 171 #define SYS_AXI_USB30_BASE 0xFF800CC0 172 #define SYS_AXI_ADM_BASE 0xFF800D00 173 #define SYS_AXI_ADS_BASE 0xFF800D40 174 #define SYS_AXI_SYX_BASE 0xFF800FB8 175 176 #define SYS_AXI_AXI64TO128W_BASE 0xFF801300 177 #define SYS_AXI_AVBW_BASE 0xFF801340 178 #define SYS_AXI_CC50W_BASE 0xFF8013C0 179 #define SYS_AXI_CCIW_BASE 0xFF801440 180 #define SYS_AXI_CSW_BASE 0xFF801480 181 #define SYS_AXI_G2DW_BASE 0xFF801540 182 #define SYS_AXI_IMUX0W_BASE 0xFF801600 183 #define SYS_AXI_IMUX1W_BASE 0xFF801640 184 #define SYS_AXI_IMUX2W_BASE 0xFF801680 185 #define SYS_AXI_LBSW_BASE 0xFF8016C0 186 #define SYS_AXI_RTXW_BASE 0xFF801940 187 #define SYS_AXI_SDM0W_BASE 0xFF801A00 188 #define SYS_AXI_SDM1W_BASE 0xFF801A40 189 #define SYS_AXI_SDS0W_BASE 0xFF801A80 190 #define SYS_AXI_SDS1W_BASE 0xFF801AC0 191 #define SYS_AXI_TRABW_BASE 0xFF801B00 /* SYS_AXI_TRKF_BASE in R*A7794 */ 192 #define SYS_AXI_UDM0W_BASE 0xFF801B80 193 #define SYS_AXI_UDM1W_BASE 0xFF801BC0 194 #define SYS_AXI_ADMW_BASE 0xFF801D00 195 #define SYS_AXI_ADSW_BASE 0xFF801D40 196 #define SYS_AXI_SYXW_BASE 0xFF801FB8 197 198 #define RT_AXI_SHX_BASE 0xFF810100 199 #define RT_AXI_DBG_BASE 0xFF810140 /* R8A7791 only */ 200 #define RT_AXI_RDM_BASE 0xFF810180 /* R8A7791 only */ 201 #define RT_AXI_RDS_BASE 0xFF8101C0 202 #define RT_AXI_RTX64TO128_BASE 0xFF810200 203 #define RT_AXI_STPRO_BASE 0xFF810240 204 #define RT_AXI_SY2RT_BASE 0xFF810280 /* R8A7791 only */ 205 #define RT_AXI_RT_BASE 0xFF810FC0 206 #define RT_AXI_SHXW_BASE 0xFF811100 207 #define RT_AXI_DBGW_BASE 0xFF811140 208 #define RT_AXI_RTX64TO128W_BASE 0xFF811200 209 #define RT_AXI_RTW_BASE 0xFF811FC0 210 211 #define MP_AXI_ADSP_BASE 0xFF820100 212 #define MP_AXI_ASDS0_BASE 0xFF8201C0 213 #define MP_AXI_ASDS1_BASE 0xFF820200 214 #define MP_AXI_MLP_BASE 0xFF820240 215 #define MP_AXI_MMUMP_BASE 0xFF820280 216 #define MP_AXI_SPU_BASE 0xFF8202C0 217 #define MP_AXI_SPUC_BASE 0xFF820300 218 219 #define SYS_AXI256_AXI128TO256_BASE 0xFF860100 220 #define SYS_AXI256_SYX_BASE 0xFF860140 221 #define SYS_AXI256_AXM_BASE 0xFF860140 222 #define SYS_AXI256_MPX_BASE 0xFF860180 223 #define SYS_AXI256_MXI_BASE 0xFF8601C0 224 #define SYS_AXI256_IMP0_BASE 0xFF860580 225 #define SYS_AXI256_SY2_BASE 0xFF860FC0 226 #define SYS_AXI256_AXI128TO256W_BASE 0xFF861100 227 #define SYS_AXI256_AXMW_BASE 0xFF861140 228 #define SYS_AXI256_MXIW_BASE 0xFF8611C0 229 #define SYS_AXI256_IMP0W_BASE 0xFF861580 230 #define SYS_AXI256_SY2W_BASE 0xFF861FC0 231 232 #define CCI_AXI_MMUS0_BASE 0xFF880100 233 #define CCI_AXI_SYX2_BASE 0xFF880140 234 #define CCI_AXI_MMUR_BASE 0xFF880180 235 #define CCI_AXI_MMUDS_BASE 0xFF8801C0 236 #define CCI_AXI_MMUM_BASE 0xFF880200 237 #define CCI_AXI_MXI_BASE 0xFF880240 238 #define CCI_AXI_MMUS1_BASE 0xFF880280 239 #define CCI_AXI_MMUMP_BASE 0xFF8802C0 240 241 #define MEDIA_AXI_MXR_BASE 0xFE960080 /* R8A7791 only */ 242 #define MEDIA_AXI_MXW_BASE 0xFE9600C0 /* R8A7791 only */ 243 #define MEDIA_AXI_JPR_BASE 0xFE964100 244 #define MEDIA_AXI_JPW_BASE 0xFE966100 245 #define MEDIA_AXI_GCU0R_BASE 0xFE964140 246 #define MEDIA_AXI_GCU0W_BASE 0xFE966140 247 #define MEDIA_AXI_GCU1R_BASE 0xFE964180 248 #define MEDIA_AXI_GCU1W_BASE 0xFE966180 249 #define MEDIA_AXI_TDMR_BASE 0xFE964500 250 #define MEDIA_AXI_TDMW_BASE 0xFE966500 251 #define MEDIA_AXI_VSP0CR_BASE 0xFE964540 252 #define MEDIA_AXI_VSP0CW_BASE 0xFE966540 253 #define MEDIA_AXI_VSP1CR_BASE 0xFE964580 254 #define MEDIA_AXI_VSP1CW_BASE 0xFE966580 255 #define MEDIA_AXI_VSPDU0CR_BASE 0xFE9645C0 256 #define MEDIA_AXI_VSPDU0CW_BASE 0xFE9665C0 257 #define MEDIA_AXI_VSPDU1CR_BASE 0xFE964600 258 #define MEDIA_AXI_VSPDU1CW_BASE 0xFE966600 259 #define MEDIA_AXI_FDP0R_BASE 0xFE964D40 260 #define MEDIA_AXI_FDP0W_BASE 0xFE966D40 261 #define MEDIA_AXI_IMSR_BASE 0xFE964D80 262 #define MEDIA_AXI_IMSW_BASE 0xFE966D80 263 #define MEDIA_AXI_VSP1R_BASE 0xFE965100 264 #define MEDIA_AXI_VSP1W_BASE 0xFE967100 265 #define MEDIA_AXI_FDP1R_BASE 0xFE965140 266 #define MEDIA_AXI_FDP1W_BASE 0xFE967140 267 #define MEDIA_AXI_IMRR_BASE 0xFE965180 268 #define MEDIA_AXI_IMRW_BASE 0xFE967180 269 #define MEDIA_AXI_FDP2R_BASE 0xFE9651C0 270 #define MEDIA_AXI_FDP2W_BASE 0xFE966DC0 271 #define MEDIA_AXI_DU1R_BASE 0xFE9655C0 272 #define MEDIA_AXI_DU1W_BASE 0xFE9675C0 273 #define MEDIA_AXI_VCP0CR_BASE 0xFE965900 274 #define MEDIA_AXI_VCP0CW_BASE 0xFE967900 275 #define MEDIA_AXI_VCP0VR_BASE 0xFE965940 276 #define MEDIA_AXI_VCP0VW_BASE 0xFE967940 277 #define MEDIA_AXI_VPC0R_BASE 0xFE965980 278 #define MEDIA_AXI_VCP1CR_BASE 0xFE965D00 279 #define MEDIA_AXI_VCP1CW_BASE 0xFE967D00 280 #define MEDIA_AXI_VCP1VR_BASE 0xFE965D40 281 #define MEDIA_AXI_VCP1VW_BASE 0xFE967D40 282 #define MEDIA_AXI_VPC1R_BASE 0xFE965D80 283 284 #if defined (CONFIG_R8A7792) 285 #define MEDIA_AXI_VCTU0R_BASE 0xFE964500 /* R8A7792 */ 286 #define MEDIA_AXI_VCTU0W_BASE 0xFE966500 287 #define MEDIA_AXI_VDCTU0R_BASE 0xFE964540 288 #define MEDIA_AXI_VDCTU0W_BASE 0xFE966540 289 #define MEDIA_AXI_VDCTU1R_BASE 0xFE964580 290 #define MEDIA_AXI_VDCTU1W_BASE 0xFE966580 291 #define MEDIA_AXI_VIN0W_BASE 0xFE967580 292 #define MEDIA_AXI_VIN1W_BASE 0xFE966D80 293 #define MEDIA_AXI_RDRW_BASE 0xFE9675C0 294 #define MEDIA_AXI_IMS01R_BASE 0xFE965500 295 #define MEDIA_AXI_IMS01W_BASE 0xFE967500 296 #define MEDIA_AXI_IMS23R_BASE 0xFE965540 /* FIXME */ 297 #define MEDIA_AXI_IMS23W_BASE 0xFE967540 298 #define MEDIA_AXI_IMS45R_BASE 0xFE964D00 299 #define MEDIA_AXI_IMS45W_BASE 0xFE966D00 300 #define MEDIA_AXI_ROTCE4R_BASE 0xFE965100 301 #define MEDIA_AXI_ROTCE4W_BASE 0xFE967100 302 #define MEDIA_AXI_ROTVLC4R_BASE 0xFE965140 303 #define MEDIA_AXI_ROTVLC4W_BASE 0xFE965140 304 #define MEDIA_AXI_VSPD0R_BASE 0xFE964900 305 #define MEDIA_AXI_VSPD0W_BASE 0xFE966900 306 #define MEDIA_AXI_VSPD1R_BASE 0xFE964940 307 #define MEDIA_AXI_VSPD1W_BASE 0xFE966940 308 #define MEDIA_AXI_DU0R_BASE 0xFE964980 309 #define MEDIA_AXI_DU0W_BASE 0xFE966980 310 #define MEDIA_AXI_VSP0R_BASE 0xFE9649C0 311 #define MEDIA_AXI_VSP0W_BASE 0xFE9669C0 312 #define MEDIA_AXI_ROTCE0R_BASE 0xFE965900 313 #define MEDIA_AXI_ROTCE0W_BASE 0xFE967900 314 #define MEDIA_AXI_ROTVLC0R_BASE 0xFE965940 315 #define MEDIA_AXI_ROTVLC0W_BASE 0xFE967940 316 #define MEDIA_AXI_ROTCE1R_BASE 0xFE965980 317 #define MEDIA_AXI_ROTCE1W_BASE 0xFE967980 318 #define MEDIA_AXI_ROTVLC1R_BASE 0xFE9659C0 319 #define MEDIA_AXI_ROTVLC1W_BASE 0xFE9679C0 320 #define MEDIA_AXI_ROTCE2R_BASE 0xFE965D00 321 #define MEDIA_AXI_ROTCE2W_BASE 0xFE967D00 322 #define MEDIA_AXI_ROTVLC2R_BASE 0xFE965D40 323 #define MEDIA_AXI_ROTVLC2W_BASE 0xFE967D40 324 #define MEDIA_AXI_ROTCE3R_BASE 0xFE965D80 325 #define MEDIA_AXI_ROTCE3W_BASE 0xFE967D80 326 #define MEDIA_AXI_ROTVLC3R_BASE 0xFE965DC0 327 #define MEDIA_AXI_ROTVLC3W_BASE 0xFE967DC0 328 #else /* R8A7792 */ 329 #define MEDIA_AXI_VIN0W_BASE 0xFE966900 330 #define MEDIA_AXI_VSPD0R_BASE 0xFE965500 331 #define MEDIA_AXI_VSPD0W_BASE 0xFE967500 332 #define MEDIA_AXI_VSPD1R_BASE 0xFE965540 333 #define MEDIA_AXI_VSPD1W_BASE 0xFE967540 334 #define MEDIA_AXI_DU0R_BASE 0xFE965580 335 #define MEDIA_AXI_DU0W_BASE 0xFE967580 336 #define MEDIA_AXI_VSP0R_BASE 0xFE964D00 337 #define MEDIA_AXI_VSP0W_BASE 0xFE966D00 338 #endif /* R8A7792 */ 339 340 341 #define SYS_AXI_AVBDMSCR 0xFF802000 342 #define SYS_AXI_SYX2DMSCR 0xFF802004 343 #define SYS_AXI_AX2MDMSCR 0xFF802004 344 #define SYS_AXI_CC50DMSCR 0xFF802008 345 #define SYS_AXI_CC51DMSCR 0xFF80200C 346 #define SYS_AXI_CCIDMSCR 0xFF802010 347 #define SYS_AXI_CSDMSCR 0xFF802014 348 #define SYS_AXI_DDMDMSCR 0xFF802018 349 #define SYS_AXI_ETHDMSCR 0xFF80201C 350 #define SYS_AXI_G2DDMSCR 0xFF802020 351 #define SYS_AXI_IMP0DMSCR 0xFF802024 352 #define SYS_AXI_IMP1DMSCR 0xFF802028 353 #define SYS_AXI_LBSDMSCR 0xFF80202C 354 #define SYS_AXI_MMUDSDMSCR 0xFF802030 355 #define SYS_AXI_MMUMXDMSCR 0xFF802034 356 #define SYS_AXI_MMURDDMSCR 0xFF802038 357 #define SYS_AXI_MMUS0DMSCR 0xFF80203C 358 #define SYS_AXI_MMUS1DMSCR 0xFF802040 359 #define SYS_AXI_MPXDMSCR 0xFF802044 360 #define SYS_AXI_MTSB0DMSCR 0xFF802048 361 #define SYS_AXI_MTSB1DMSCR 0xFF80204C 362 #define SYS_AXI_PCIDMSCR 0xFF802050 363 #define SYS_AXI_RTXDMSCR 0xFF802054 364 #define SYS_AXI_SAT0DMSCR 0xFF802058 365 #define SYS_AXI_SAT1DMSCR 0xFF80205C 366 #define SYS_AXI_SDM0DMSCR 0xFF802060 367 #define SYS_AXI_SDM1DMSCR 0xFF802064 368 #define SYS_AXI_SDS0DMSCR 0xFF802068 369 #define SYS_AXI_SDS1DMSCR 0xFF80206C 370 #define SYS_AXI_ETRABDMSCR 0xFF802070 371 #define SYS_AXI_ETRKFDMSCR 0xFF802074 372 #define SYS_AXI_UDM0DMSCR 0xFF802078 373 #define SYS_AXI_UDM1DMSCR 0xFF80207C 374 #define SYS_AXI_USB20DMSCR 0xFF802080 375 #define SYS_AXI_USB21DMSCR 0xFF802084 376 #define SYS_AXI_USB22DMSCR 0xFF802088 377 #define SYS_AXI_USB30DMSCR 0xFF80208C 378 #define SYS_AXI_X128TO64SLVDMSCR 0xFF802100 379 #define SYS_AXI_X64TO128SLVDMSCR 0xFF802104 380 #define SYS_AXI_AVBSLVDMSCR 0xFF802108 381 #define SYS_AXI_SYX2SLVDMSCR 0xFF80210C 382 #define SYS_AXI_AX2SLVDMSCR 0xFF80210C 383 #define SYS_AXI_ETHSLVDMSCR 0xFF802110 384 #define SYS_AXI_GICSLVDMSCR 0xFF802114 385 #define SYS_AXI_IMPSLVDMSCR 0xFF802118 386 #define SYS_AXI_IMX0SLVDMSCR 0xFF80211C 387 #define SYS_AXI_IMX1SLVDMSCR 0xFF802120 388 #define SYS_AXI_IMX2SLVDMSCR 0xFF802124 389 #define SYS_AXI_LBSSLVDMSCR 0xFF802128 390 #define SYS_AXI_MMC0SLVDMSCR 0xFF80212C 391 #define SYS_AXI_MMC1SLVDMSCR 0xFF802130 392 #define SYS_AXI_MPXSLVDMSCR 0xFF802134 393 #define SYS_AXI_MTSB0SLVDMSCR 0xFF802138 394 #define SYS_AXI_MTSB1SLVDMSCR 0xFF80213C 395 #define SYS_AXI_MXTSLVDMSCR 0xFF802140 396 #define SYS_AXI_PCISLVDMSCR 0xFF802144 397 #define SYS_AXI_SYAPBSLVDMSCR 0xFF802148 398 #define SYS_AXI_QSAPBSLVDMSCR 0xFF80214C 399 #define SYS_AXI_RTXSLVDMSCR 0xFF802150 400 #define SYS_AXI_SAPC1SLVDMSCR 0xFF802154 401 #define SYS_AXI_SAPC2SLVDMSCR 0xFF802158 402 #define SYS_AXI_SAPC3SLVDMSCR 0xFF80215C 403 #define SYS_AXI_SAPC65SLVDMSCR 0xFF802160 404 #define SYS_AXI_SAPC8SLVDMSCR 0xFF802164 405 #define SYS_AXI_SAT0SLVDMSCR 0xFF802168 406 #define SYS_AXI_SAT1SLVDMSCR 0xFF80216C 407 #define SYS_AXI_SDAP0SLVDMSCR 0xFF802170 408 #define SYS_AXI_SDAP1SLVDMSCR 0xFF802174 409 #define SYS_AXI_SDAP2SLVDMSCR 0xFF802178 410 #define SYS_AXI_SDAP3SLVDMSCR 0xFF80217C 411 #define SYS_AXI_SGXSLVDMSCR 0xFF802180 412 #define SYS_AXI_SGXSLV1SLVDMSCR 0xFF802184 413 #define SYS_AXI_STBSLVDMSCR 0xFF802188 414 #define SYS_AXI_STMSLVDMSCR 0xFF80218C 415 #define SYS_AXI_SYXXDEFAULTSLAVESLVDMSCR 0xFF802190 416 #define SYS_AXI_TSPL0SLVDMSCR 0xFF802194 417 #define SYS_AXI_TSPL1SLVDMSCR 0xFF802198 418 #define SYS_AXI_TSPL2SLVDMSCR 0xFF80219C 419 #define SYS_AXI_USB20SLVDMSCR 0xFF8021A0 420 #define SYS_AXI_USB21SLVDMSCR 0xFF8021A4 421 #define SYS_AXI_USB22SLVDMSCR 0xFF8021A8 422 #define SYS_AXI_USB30SLVDMSCR 0xFF8021AC 423 #define SYS_AXI_UTLBDSSLVDMSCR 0xFF8021B0 424 #define SYS_AXI_UTLBS0SLVDMSCR 0xFF8021B4 425 #define SYS_AXI_UTLBS1SLVDMSCR 0xFF8021B8 426 #define SYS_AXI_ROT0DMSCR 0xFF802320 427 #define SYS_AXI_ROT1DMSCR 0xFF802324 428 #define SYS_AXI_ROT2DMSCR 0xFF802328 429 #define SYS_AXI_ROT3DMSCR 0xFF80232C 430 #define SYS_AXI_ROT4DMSCR 0xFF802330 431 #define SYS_AXI_IMUX3SLVDMSCR 0xFF802334 432 #define SYS_AXI_STBR0SLVDMSCR 0xFF803200 433 #define SYS_AXI_STBR0PSLVDMSCR 0xFF803204 434 #define SYS_AXI_STBR0XSLVDMSCR 0xFF803208 435 #define SYS_AXI_STBR1SLVDMSCR 0xFF803210 436 #define SYS_AXI_STBR1PSLVDMSCR 0xFF803214 437 #define SYS_AXI_STBR1XSLVDMSCR 0xFF803218 438 #define SYS_AXI_STBR2SLVDMSCR 0xFF803220 439 #define SYS_AXI_STBR2PSLVDMSCR 0xFF803224 440 #define SYS_AXI_STBR2XSLVDMSCR 0xFF803228 441 #define SYS_AXI_STBR3SLVDMSCR 0xFF803230 442 #define SYS_AXI_STBR3PSLVDMSCR 0xFF803234 443 #define SYS_AXI_STBR3XSLVDMSCR 0xFF803238 444 #define SYS_AXI_STBR4SLVDMSCR 0xFF803240 445 #define SYS_AXI_STBR4PSLVDMSCR 0xFF803244 446 #define SYS_AXI_STBR4XSLVDMSCR 0xFF803248 447 #define SYS_AXI_ADM_DMSCR 0xFF803260 448 #define SYS_AXI_ADS_DMSCR 0xFF803264 449 450 #define RT_AXI_CBMDMSCR 0xFF812000 451 #define RT_AXI_DBDMSCR 0xFF812004 452 #define RT_AXI_RDMDMSCR 0xFF812008 453 #define RT_AXI_RDSDMSCR 0xFF81200C 454 #define RT_AXI_STRDMSCR 0xFF812010 455 #define RT_AXI_SY2RTDMSCR 0xFF812014 456 #define RT_AXI_CBSSLVDMSCR 0xFF812100 457 #define RT_AXI_DBSSLVDMSCR 0xFF812104 458 #define RT_AXI_RTAP1SLVDMSCR 0xFF812108 459 #define RT_AXI_RTAP2SLVDMSCR 0xFF81210C 460 #define RT_AXI_RTAP3SLVDMSCR 0xFF812110 461 #define RT_AXI_RT2SYSLVDMSCR 0xFF812114 462 #define RT_AXI_A128TO64SLVDMSCR 0xFF812118 463 #define RT_AXI_A64TO128SLVDMSCR 0xFF81211C 464 #define RT_AXI_A64TO128CSLVDMSCR 0xFF812120 465 #define RT_AXI_UTLBRSLVDMSCR 0xFF812128 466 467 #define MP_AXI_ADSPDMSCR 0xFF822000 468 #define MP_AXI_ASDM0DMSCR 0xFF822004 469 #define MP_AXI_ASDM1DMSCR 0xFF822008 470 #define MP_AXI_ASDS0DMSCR 0xFF82200C 471 #define MP_AXI_ASDS1DMSCR 0xFF822010 472 #define MP_AXI_MLPDMSCR 0xFF822014 473 #define MP_AXI_MMUMPDMSCR 0xFF822018 474 #define MP_AXI_SPUDMSCR 0xFF82201C 475 #define MP_AXI_SPUCDMSCR 0xFF822020 476 #define MP_AXI_SY2MPDMSCR 0xFF822024 477 #define MP_AXI_ADSPSLVDMSCR 0xFF822100 478 #define MP_AXI_MLMSLVDMSCR 0xFF822104 479 #define MP_AXI_MPAP4SLVDMSCR 0xFF822108 480 #define MP_AXI_MPAP5SLVDMSCR 0xFF82210C 481 #define MP_AXI_MPAP6SLVDMSCR 0xFF822110 482 #define MP_AXI_MPAP7SLVDMSCR 0xFF822114 483 #define MP_AXI_MP2SYSLVDMSCR 0xFF822118 484 #define MP_AXI_MP2SY2SLVDMSCR 0xFF82211C 485 #define MP_AXI_MPXAPSLVDMSCR 0xFF822124 486 #define MP_AXI_SPUSLVDMSCR 0xFF822128 487 #define MP_AXI_UTLBMPSLVDMSCR 0xFF82212C 488 489 #define ADM_AXI_ASDM0DMSCR 0xFF842000 490 #define ADM_AXI_ASDM1DMSCR 0xFF842004 491 #define ADM_AXI_MPAP1SLVDMSCR 0xFF842104 492 #define ADM_AXI_MPAP2SLVDMSCR 0xFF842108 493 #define ADM_AXI_MPAP3SLVDMSCR 0xFF84210C 494 495 #define DM_AXI_DMAXICONF 0xFF850000 496 #define DM_AXI_DMAPBCONF 0xFF850004 497 #define DM_AXI_DMADMCONF 0xFF850020 498 #define DM_AXI_DMSDM0CONF 0xFF850024 499 #define DM_AXI_DMSDM1CONF 0xFF850028 500 #define DM_AXI_DMQSPAPSLVCONF 0xFF850030 501 #define DM_AXI_RAPD4SLVCONF 0xFF850034 502 #define DM_AXI_SAPD4SLVCONF 0xFF85003C 503 #define DM_AXI_SAPD5SLVCONF 0xFF850040 504 #define DM_AXI_SAPD6SLVCONF 0xFF850044 505 #define DM_AXI_SAPD65DSLVCONF 0xFF850048 506 #define DM_AXI_SDAP0SLVCONF 0xFF85004C 507 #define DM_AXI_MAPD2SLVCONF 0xFF850050 508 #define DM_AXI_MAPD3SLVCONF 0xFF850054 509 #define DM_AXI_DMXXDEFAULTSLAVESLVCONF 0xFF850058 510 #define DM_AXI_DMADMRQOSCONF 0xFF850100 511 #define DM_AXI_DMADMRQOSCTSET0 0xFF850104 512 #define DM_AXI_DMADMRQOSREQCTR 0xFF850114 513 #define DM_AXI_DMADMRQOSQON 0xFF850124 514 #define DM_AXI_DMADMRQOSIN 0xFF850128 515 #define DM_AXI_DMADMRQOSSTAT 0xFF85012C 516 #define DM_AXI_DMSDM0RQOSCONF 0xFF850140 517 #define DM_AXI_DMSDM0RQOSCTSET0 0xFF850144 518 #define DM_AXI_DMSDM0RQOSREQCTR 0xFF850154 519 #define DM_AXI_DMSDM0RQOSQON 0xFF850164 520 #define DM_AXI_DMSDM0RQOSIN 0xFF850168 521 #define DM_AXI_DMSDM0RQOSSTAT 0xFF85016C 522 #define DM_AXI_DMSDM1RQOSCONF 0xFF850180 523 #define DM_AXI_DMSDM1RQOSCTSET0 0xFF850184 524 #define DM_AXI_DMSDM1RQOSREQCTR 0xFF850194 525 #define DM_AXI_DMSDM1RQOSQON 0xFF8501A4 526 #define DM_AXI_DMSDM1RQOSIN 0xFF8501A8 527 #define DM_AXI_DMSDM1RQOSSTAT 0xFF8501AC 528 #define DM_AXI_DMRQOSCTSET1 0xFF850FC0 529 #define DM_AXI_DMRQOSCTSET2 0xFF850FC4 530 #define DM_AXI_DMRQOSCTSET3 0xFF850FC8 531 #define DM_AXI_DMRQOSTHRES0 0xFF850FCC 532 #define DM_AXI_DMRQOSTHRES1 0xFF850FD0 533 #define DM_AXI_DMRQOSTHRES2 0xFF850FD4 534 #define DM_AXI_DMADMWQOSCONF 0xFF851100 535 #define DM_AXI_DMADMWQOSCTSET0 0xFF851104 536 #define DM_AXI_DMADMWQOSREQCTR 0xFF851114 537 #define DM_AXI_DMADMWQOSQON 0xFF851124 538 #define DM_AXI_DMADMWQOSIN 0xFF851128 539 #define DM_AXI_DMADMWQOSSTAT 0xFF85112C 540 #define DM_AXI_DMSDM0WQOSCONF 0xFF851140 541 #define DM_AXI_DMSDM0WQOSCTSET0 0xFF851144 542 #define DM_AXI_DMSDM0WQOSREQCTR 0xFF851154 543 #define DM_AXI_DMSDM0WQOSQON 0xFF851164 544 #define DM_AXI_DMSDM0WQOSIN 0xFF851168 545 #define DM_AXI_DMSDM0WQOSSTAT 0xFF85116C 546 #define DM_AXI_DMSDM1WQOSCONF 0xFF851180 547 #define DM_AXI_DMSDM1WQOSCTSET0 0xFF851184 548 #define DM_AXI_DMSDM1WQOSREQCTR 0xFF851194 549 #define DM_AXI_DMSDM1WQOSQON 0xFF8511A4 550 #define DM_AXI_DMSDM1WQOSIN 0xFF8511A8 551 #define DM_AXI_DMSDM1WQOSSTAT 0xFF8511AC 552 #define DM_AXI_DMWQOSCTSET1 0xFF851FC0 553 #define DM_AXI_DMWQOSCTSET2 0xFF851FC4 554 #define DM_AXI_DMWQOSCTSET3 0xFF851FC8 555 #define DM_AXI_DMWQOSTHRES0 0xFF851FCC 556 #define DM_AXI_DMWQOSTHRES1 0xFF851FD0 557 #define DM_AXI_DMWQOSTHRES2 0xFF851FD4 558 559 #define DM_AXI_RDMDMSCR 0xFF852000 560 #define DM_AXI_SDM0DMSCR 0xFF852004 561 #define DM_AXI_SDM1DMSCR 0xFF852008 562 #if defined(CONFIG_R8A7792) 563 #define DM_AXI_DMQSPAPSLVDMSCR 0xFF852104 564 #define DM_AXI_RAPD4SLVDMSCR 0xFF852108 565 #define DM_AXI_SAPD4SLVDMSCR 0xFF852110 566 #define DM_AXI_SAPD5SLVDMSCR 0xFF852114 567 #define DM_AXI_SAPD6SLVDMSCR 0xFF852118 568 #define DM_AXI_SAPD65DSLVDMSCR 0xFF85211C 569 #define DM_AXI_SDAP0SLVDMSCR 0xFF852120 570 #define DM_AXI_MAPD2SLVDMSCR 0xFF852124 571 #define DM_AXI_MAPD3SLVDMSCR 0xFF852128 572 #define DM_AXI_DMXXDEFAULTSLAVESLVDMSCR 0xFF85212C 573 #define DM_AXI_DMXREGDMSENN 0xFF852200 574 #else 575 #define DM_AXI_MMAP0SLVDMSCR 0xFF852100 576 #define DM_AXI_MMAP1SLVDMSCR 0xFF852104 577 #define DM_AXI_QSPAPSLVDMSCR 0xFF852108 578 #define DM_AXI_RAP4SLVDMSCR 0xFF85210C 579 #define DM_AXI_RAP5SLVDMSCR 0xFF852110 580 #define DM_AXI_SAP4SLVDMSCR 0xFF852114 581 #define DM_AXI_SAP5SLVDMSCR 0xFF852118 582 #define DM_AXI_SAP6SLVDMSCR 0xFF85211C 583 #define DM_AXI_SAP65SLVDMSCR 0xFF852120 584 #define DM_AXI_SDAP0SLVDMSCR 0xFF852124 585 #define DM_AXI_SDAP1SLVDMSCR 0xFF852128 586 #define DM_AXI_SDAP2SLVDMSCR 0xFF85212C 587 #define DM_AXI_SDAP3SLVDMSCR 0xFF852130 588 #endif 589 590 #define SYS_AXI256_SYXDMSCR 0xFF862000 591 #define SYS_AXI256_MPXDMSCR 0xFF862004 592 #define SYS_AXI256_MXIDMSCR 0xFF862008 593 #define SYS_AXI256_X128TO256SLVDMSCR 0xFF862100 594 #define SYS_AXI256_X256TO128SLVDMSCR 0xFF862104 595 #define SYS_AXI256_SYXSLVDMSCR 0xFF862108 596 #define SYS_AXI256_CCXSLVDMSCR 0xFF86210C 597 #define SYS_AXI256_S3CSLVDMSCR 0xFF862110 598 599 #define MXT_SYXDMSCR 0xFF872000 600 #if defined(CONFIG_R8A7792) 601 #define MXT_IMRSLVDMSCR 0xFF872110 602 #define MXT_VINSLVDMSCR 0xFF872114 603 #define MXT_VSP1SLVDMSCR 0xFF87211C 604 #define MXT_VSPD0SLVDMSCR 0xFF872120 605 #define MXT_VSPD1SLVDMSCR 0xFF872124 606 #define MXT_MAP1SLVDMSCR 0xFF872128 607 #define MXT_MAP2SLVDMSCR 0xFF87212C 608 #define MXT_MAP2BSLVDMSCR 0xFF872134 609 #else /* R8A7792 */ 610 #define MXT_CMM0SLVDMSCR 0xFF872100 611 #define MXT_CMM1SLVDMSCR 0xFF872104 612 #define MXT_CMM2SLVDMSCR 0xFF872108 613 #define MXT_FDPSLVDMSCR 0xFF87210C 614 #define MXT_IMRSLVDMSCR 0xFF872110 615 #define MXT_VINSLVDMSCR 0xFF872114 616 #define MXT_VPC0SLVDMSCR 0xFF872118 617 #define MXT_VPC1SLVDMSCR 0xFF87211C 618 #define MXT_VSP0SLVDMSCR 0xFF872120 619 #define MXT_VSP1SLVDMSCR 0xFF872124 620 #define MXT_VSPD0SLVDMSCR 0xFF872128 621 #define MXT_VSPD1SLVDMSCR 0xFF87212C 622 #define MXT_MAP1SLVDMSCR 0xFF872130 623 #define MXT_MAP2SLVDMSCR 0xFF872134 624 #endif /* R8A7792 */ 625 626 /* DMS Register (MXI) */ 627 #if defined(CONFIG_R8A7792) 628 #define MXI_JPURDMSCR 0xFE964200 629 #define MXI_JPUWDMSCR 0xFE966200 630 #define MXI_VCTU0RDMSCR 0xFE964600 631 #define MXI_VCTU0WDMSCR 0xFE966600 632 #define MXI_VDCTU0RDMSCR 0xFE964604 633 #define MXI_VDCTU0WDMSCR 0xFE966604 634 #define MXI_VDCTU1RDMSCR 0xFE964608 635 #define MXI_VDCTU1WDMSCR 0xFE966608 636 #define MXI_VIN0WDMSCR 0xFE967608 637 #define MXI_VIN1WDMSCR 0xFE966E08 638 #define MXI_RDRWDMSCR 0xFE96760C 639 #define MXI_IMS01RDMSCR 0xFE965600 640 #define MXI_IMS01WDMSCR 0xFE967600 641 #define MXI_IMS23RDMSCR 0xFE965604 642 #define MXI_IMS23WDMSCR 0xFE967604 643 #define MXI_IMS45RDMSCR 0xFE964E00 644 #define MXI_IMS45WDMSCR 0xFE966E00 645 #define MXI_IMRRDMSCR 0xFE964E04 646 #define MXI_IMRWDMSCR 0xFE966E04 647 #define MXI_ROTCE4RDMSCR 0xFE965200 648 #define MXI_ROTCE4WDMSCR 0xFE967200 649 #define MXI_ROTVLC4RDMSCR 0xFE965204 650 #define MXI_ROTVLC4WDMSCR 0xFE967204 651 #define MXI_VSPD0RDMSCR 0xFE964A00 652 #define MXI_VSPD0WDMSCR 0xFE966A00 653 #define MXI_VSPD1RDMSCR 0xFE964A04 654 #define MXI_VSPD1WDMSCR 0xFE966A04 655 #define MXI_DU0RDMSCR 0xFE964A08 656 #define MXI_DU0WDMSCR 0xFE966A08 657 #define MXI_VSP0RDMSCR 0xFE964A0C 658 #define MXI_VSP0WDMSCR 0xFE966A0C 659 #define MXI_ROTCE0RDMSCR 0xFE965A00 660 #define MXI_ROTCE0WDMSCR 0xFE967A00 661 #define MXI_ROTVLC0RDMSCR 0xFE965A04 662 #define MXI_ROTVLC0WDMSCR 0xFE967A04 663 #define MXI_ROTCE1RDMSCR 0xFE965A08 664 #define MXI_ROTCE1WDMSCR 0xFE967A08 665 #define MXI_ROTVLC1RDMSCR 0xFE965A0C 666 #define MXI_ROTVLC1WDMSCR 0xFE967A0C 667 #define MXI_ROTCE2RDMSCR 0xFE965E00 668 #define MXI_ROTCE2WDMSCR 0xFE967E00 669 #define MXI_ROTVLC2RDMSCR 0xFE965E04 670 #define MXI_ROTVLC2WDMSCR 0xFE967E04 671 #define MXI_ROTCE3RDMSCR 0xFE965E08 672 #define MXI_ROTCE3WDMSCR 0xFE967E08 673 #define MXI_ROTVLC3RDMSCR 0xFE965E0C 674 #define MXI_ROTVLC3WDMSCR 0xFE967E0C 675 #endif /* R8A7792 */ 676 677 #define CCI_AXI_MMUS0DMSCR 0xFF882000 678 #define CCI_AXI_SYX2DMSCR 0xFF882004 679 #define CCI_AXI_MMURDMSCR 0xFF882008 680 #define CCI_AXI_MMUDSDMSCR 0xFF88200C 681 #define CCI_AXI_MMUMDMSCR 0xFF882010 682 #define CCI_AXI_MXIDMSCR 0xFF882014 683 #define CCI_AXI_MMUS1DMSCR 0xFF882018 684 #define CCI_AXI_MMUMPDMSCR 0xFF88201C 685 #define CCI_AXI_DVMDMSCR 0xFF882020 686 #define CCI_AXI_CCISLVDMSCR 0xFF882100 687 688 #define CCI_AXI_IPMMUIDVMCR 0xFF880400 689 #define CCI_AXI_IPMMURDVMCR 0xFF880404 690 #define CCI_AXI_IPMMUS0DVMCR 0xFF880408 691 #define CCI_AXI_IPMMUS1DVMCR 0xFF88040C 692 #define CCI_AXI_IPMMUMPDVMCR 0xFF880410 693 #define CCI_AXI_IPMMUDSDVMCR 0xFF880414 694 #define CCI_AXI_AX2ADDRMASK 0xFF88041C 695 696 #define PLL0CR 0xE61500D8 697 #define PLL0_STC_MASK 0x7F000000 698 #define PLL0_STC_BIT 24 699 #define PLLECR 0xE61500D0 700 #define PLL0ST 0x100 701 702 #ifndef __ASSEMBLY__ 703 #include <asm/types.h> 704 705 /* RWDT */ 706 struct rcar_rwdt { 707 u32 rwtcnt; /* 0x00 */ 708 u32 rwtcsra; /* 0x04 */ 709 u16 rwtcsrb; /* 0x08 */ 710 }; 711 712 /* SWDT */ 713 struct rcar_swdt { 714 u32 swtcnt; /* 0x00 */ 715 u32 swtcsra; /* 0x04 */ 716 u16 swtcsrb; /* 0x08 */ 717 }; 718 719 /* LBSC */ 720 struct rcar_lbsc { 721 u32 cs0ctrl; 722 u32 cs1ctrl; 723 u32 ecs0ctrl; 724 u32 ecs1ctrl; 725 u32 ecs2ctrl; 726 u32 ecs3ctrl; 727 u32 ecs4ctrl; 728 u32 ecs5ctrl; 729 u32 dummy0[4]; /* 0x20 .. 0x2C */ 730 u32 cswcr0; 731 u32 cswcr1; 732 u32 ecswcr0; 733 u32 ecswcr1; 734 u32 ecswcr2; 735 u32 ecswcr3; 736 u32 ecswcr4; 737 u32 ecswcr5; 738 u32 exdmawcr0; 739 u32 exdmawcr1; 740 u32 exdmawcr2; 741 u32 dummy1[9]; /* 0x5C .. 0x7C */ 742 u32 cspwcr0; 743 u32 cspwcr1; 744 u32 ecspwcr0; 745 u32 ecspwcr1; 746 u32 ecspwcr2; 747 u32 ecspwcr3; 748 u32 ecspwcr4; 749 u32 ecspwcr5; 750 u32 exwtsync; 751 u32 dummy2[3]; /* 0xA4 .. 0xAC */ 752 u32 cs0bstctl; 753 u32 cs0btph; 754 u32 dummy3[2]; /* 0xB8 .. 0xBC */ 755 u32 cs1gdst; 756 u32 ecs0gdst; 757 u32 ecs1gdst; 758 u32 ecs2gdst; 759 u32 ecs3gdst; 760 u32 ecs4gdst; 761 u32 ecs5gdst; 762 u32 dummy4[5]; /* 0xDC .. 0xEC */ 763 u32 exdmaset0; 764 u32 exdmaset1; 765 u32 exdmaset2; 766 u32 dummy5[5]; /* 0xFC .. 0x10C */ 767 u32 exdmcr0; 768 u32 exdmcr1; 769 u32 exdmcr2; 770 u32 dummy6[5]; /* 0x11C .. 0x12C */ 771 u32 bcintsr; 772 u32 bcintcr; 773 u32 bcintmr; 774 u32 dummy7; /* 0x13C */ 775 u32 exbatlv; 776 u32 exwtsts; 777 u32 dummy8[14]; /* 0x148 .. 0x17C */ 778 u32 atacsctrl; 779 u32 dummy9[15]; /* 0x184 .. 0x1BC */ 780 u32 exbct; 781 u32 extct; 782 }; 783 784 /* DBSC3 */ 785 struct rcar_dbsc3 { 786 u32 dummy0[3]; /* 0x00 .. 0x08 */ 787 u32 dbstate1; 788 u32 dbacen; 789 u32 dbrfen; 790 u32 dbcmd; 791 u32 dbwait; 792 u32 dbkind; 793 u32 dbconf0; 794 u32 dummy1[2]; /* 0x28 .. 0x2C */ 795 u32 dbphytype; 796 u32 dummy2[3]; /* 0x34 .. 0x3C */ 797 u32 dbtr0; 798 u32 dbtr1; 799 u32 dbtr2; 800 u32 dummy3; /* 0x4C */ 801 u32 dbtr3; 802 u32 dbtr4; 803 u32 dbtr5; 804 u32 dbtr6; 805 u32 dbtr7; 806 u32 dbtr8; 807 u32 dbtr9; 808 u32 dbtr10; 809 u32 dbtr11; 810 u32 dbtr12; 811 u32 dbtr13; 812 u32 dbtr14; 813 u32 dbtr15; 814 u32 dbtr16; 815 u32 dbtr17; 816 u32 dbtr18; 817 u32 dbtr19; 818 u32 dummy4[7]; /* 0x94 .. 0xAC */ 819 u32 dbbl; 820 u32 dummy5[3]; /* 0xB4 .. 0xBC */ 821 u32 dbadj0; 822 u32 dummy6; /* 0xC4 */ 823 u32 dbadj2; 824 u32 dummy7[5]; /* 0xCC .. 0xDC */ 825 u32 dbrfcnf0; 826 u32 dbrfcnf1; 827 u32 dbrfcnf2; 828 u32 dummy8[2]; /* 0xEC .. 0xF0 */ 829 u32 dbcalcnf; 830 u32 dbcaltr; 831 u32 dummy9; /* 0xFC */ 832 u32 dbrnk0; 833 u32 dummy10[31]; /* 0x104 .. 0x17C */ 834 u32 dbpdncnf; 835 u32 dummy11[47]; /* 0x184 ..0x23C */ 836 u32 dbdfistat; 837 u32 dbdficnt; 838 u32 dummy12[14]; /* 0x248 .. 0x27C */ 839 u32 dbpdlck; 840 u32 dummy13[3]; /* 0x284 .. 0x28C */ 841 u32 dbpdrga; 842 u32 dummy14[3]; /* 0x294 .. 0x29C */ 843 u32 dbpdrgd; 844 u32 dummy15[24]; /* 0x2A4 .. 0x300 */ 845 u32 dbbs0cnt1; 846 u32 dummy16[30]; /* 0x308 .. 0x37C */ 847 u32 dbwt0cnf0; 848 u32 dbwt0cnf1; 849 u32 dbwt0cnf2; 850 u32 dbwt0cnf3; 851 u32 dbwt0cnf4; 852 u32 dummy17[27]; /* 0x394 .. 0x3FC */ 853 u32 dbeccmode; 854 u32 dummy18[3]; /* 0x404 .. 0x40C */ 855 u32 dbeccarea0; 856 u32 dbeccarea1; 857 u32 dbeccarea2; 858 u32 dbeccarea3; 859 u32 dummy19[4]; /* 0x420 .. 0x42C */ 860 u32 dbeccintenable; 861 u32 dbeccintdetect; 862 u32 dummy20[22]; /* 0x438 .. 0x48C */ 863 u32 dbeccmodulcnt; 864 u32 dummy21[27]; /* 0x494 .. 0x4FC */ 865 u32 dbschecnt0; 866 u32 dummy22[63]; /* 0x504 .. 0x5FC */ 867 u32 dbreradr0; 868 u32 dbreblane0; 869 u32 dbrerid0; 870 u32 dbrerinfo0; 871 u32 dbureradr0; 872 u32 dbureblane0; 873 u32 dburerid0; 874 u32 dburerinfo0; 875 u32 dbreradr1; 876 u32 dbreblane1; 877 u32 dbrerid1; 878 u32 dbrerinfo1; 879 u32 dbureradr1; 880 u32 dbureblane1; 881 u32 dburerid1; 882 u32 dburerinfo1; 883 u32 dbreradr2; 884 u32 dbreblane2; 885 u32 dbrerid2; 886 u32 dbrerinfo2; 887 u32 dbureradr2; 888 u32 dbureblane2; 889 u32 dburerid2; 890 u32 dburerinfo2; 891 u32 dbreradr3; 892 u32 dbreblane3; 893 u32 dbrerid3; 894 u32 dbrerinfo3; 895 u32 dbureradr3; 896 u32 dbureblane3; 897 u32 dburerid3; 898 u32 dburerinfo3; 899 u32 dummy23[160]; /* 0x680 .. 0x8FC */ 900 u32 dbpccr; 901 u32 dbpeier; 902 u32 dbpeisr; 903 u32 dummy24; 904 u32 dbwdpesr0; 905 u32 dbwspesr0; 906 u32 dbpwear0; 907 u32 dbpweid0; 908 u32 dbpweinfo0; 909 u32 dummy25[3]; /* 0x924 .. 0x92C */ 910 u32 dbwdpesr1; 911 u32 dbwspesr1; 912 u32 dbpwear1; 913 u32 dbpweid1; 914 u32 dbpweinfo1; 915 u32 dummy26[3]; /* 0x944 .. 0x94C */ 916 u32 dbwdpesr2; 917 u32 dbwspesr2; 918 u32 dbpwear2; 919 u32 dbpweid2; 920 u32 dbpweinfo2; 921 u32 dummy27[3]; /* 0x964 .. 0x96C */ 922 u32 dbwdpesr3; 923 u32 dbwspesr3; 924 u32 dbpwear3; 925 u32 dbpweid3; 926 u32 dbpweinfo3; 927 }; 928 929 /* GPIO */ 930 struct rcar_gpio { 931 u32 iointsel; 932 u32 inoutsel; 933 u32 outdt; 934 u32 indt; 935 u32 intdt; 936 u32 intclr; 937 u32 intmsk; 938 u32 posneg; 939 u32 edglevel; 940 u32 filonoff; 941 u32 intmsks; 942 u32 mskclrs; 943 u32 outdtsel; 944 u32 outdth; 945 u32 outdtl; 946 u32 bothedge; 947 }; 948 949 /* S3C(QoS) */ 950 struct rcar_s3c { 951 u32 s3cexcladdmsk; 952 u32 s3cexclidmsk; 953 u32 s3cadsplcr; 954 u32 s3cmaar; 955 u32 s3carcr11; 956 u32 s3crorr; 957 u32 s3cworr; 958 u32 s3carcr22; 959 u32 dummy1[2]; /* 0x20 .. 0x24 */ 960 u32 s3cmctr; 961 u32 dummy2; /* 0x2C */ 962 u32 cconf0; 963 u32 cconf1; 964 u32 cconf2; 965 u32 cconf3; 966 }; 967 968 struct rcar_s3c_qos { 969 u32 s3cqos0; 970 u32 s3cqos1; 971 u32 s3cqos2; 972 u32 s3cqos3; 973 u32 s3cqos4; 974 u32 s3cqos5; 975 u32 s3cqos6; 976 u32 s3cqos7; 977 u32 s3cqos8; 978 }; 979 980 /* DBSC(QoS) */ 981 struct rcar_dbsc3_qos { 982 u32 dblgcnt; 983 u32 dbtmval0; 984 u32 dbtmval1; 985 u32 dbtmval2; 986 u32 dbtmval3; 987 u32 dbrqctr; 988 u32 dbthres0; 989 u32 dbthres1; 990 u32 dbthres2; 991 u32 dummy0; /* 0x24 */ 992 u32 dblgqon; 993 }; 994 995 /* MXI(QoS) */ 996 struct rcar_mxi { 997 u32 mxsaar0; 998 u32 mxsaar1; 999 u32 dummy0[7]; /* 0x08 .. 0x20 */ 1000 u32 mxaxiracr; /* R8a7790 only */ 1001 u32 mxs3cracr; 1002 u32 dummy1[2]; /* 0x2C .. 0x30 */ 1003 u32 mxaxiwacr; /* R8a7790 only */ 1004 u32 mxs3cwacr; 1005 u32 dummy2; /* 0x3C */ 1006 u32 mxrtcr; 1007 u32 mxwtcr; 1008 u32 mxaxirtcr; /* R8a7792 only */ 1009 u32 mxaxiwtcr; 1010 u32 mxs3crtcr; 1011 u32 mxs3cwtcr; 1012 }; 1013 1014 struct rcar_mxi_qos { 1015 u32 vspdu0; 1016 u32 vspdu1; 1017 u32 du0; 1018 u32 du1; 1019 }; 1020 1021 /* AXI(QoS) */ 1022 struct rcar_axi_qos { 1023 u32 qosconf; 1024 u32 qosctset0; 1025 u32 qosctset1; 1026 u32 qosctset2; 1027 u32 qosctset3; 1028 u32 qosreqctr; 1029 u32 qosthres0; 1030 u32 qosthres1; 1031 u32 qosthres2; 1032 u32 qosqon; 1033 u32 qosin; 1034 }; 1035 1036 #endif 1037 1038 #endif /* __ASM_ARCH_RCAR_BASE_H */ 1039