Lines Matching refs:mtspr
20 mtspr SPRN_SPRG_603_LRU,r10 /* init SW LRU tracking */
73 mtspr SPRN_L2CR2,r3
92 mtspr SPRN_HID0,r8 /* enable and invalidate caches */
94 mtspr SPRN_HID0,r11 /* enable caches */
107 mtspr SPRN_HID0,r8 /* flush branch target address cache */
109 mtspr SPRN_HID0,r11
150 mtspr SPRN_MSSSR0,r11
174 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
176 mtspr SPRN_HID0,r11
255 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
257 mtspr SPRN_HID0,r11
269 mtspr SPRN_MSSCR0,r3
397 mtspr SPRN_HID0,r3
424 mtspr SPRN_MSSCR0,r4
429 mtspr SPRN_MSSSR0,r4
435 mtspr SPRN_L2CR2,r4
440 mtspr SPRN_HID1,r4
445 mtspr SPRN_ICTRL,r4
450 mtspr SPRN_LDSTCR,r4
455 mtspr SPRN_LDSTDB,r4
470 mtspr SPRN_HID2,r4
475 mtspr SPRN_HID1,r5
483 mtspr SPRN_HID1,r4