Lines Matching refs:clkr
56 .clkr = {
76 &gpll0_early.clkr.hw,
86 .clkr.hw.init = &(struct clk_init_data){
89 &gpll0_early.clkr.hw,
99 .clkr = {
119 &gpll1_early.clkr.hw,
129 .clkr.hw.init = &(struct clk_init_data){
132 &gpll1_early.clkr.hw,
142 .clkr = {
159 .clkr.hw.init = &(struct clk_init_data)
163 &gpll4_early.clkr.hw,
178 { .hw = &gpll0.clkr.hw },
189 { .hw = &gpll0.clkr.hw },
201 { .hw = &gpll0.clkr.hw },
223 { .hw = &gpll4.clkr.hw },
237 { .hw = &gpll0.clkr.hw },
239 { .hw = &gpll1.clkr.hw },
240 { .hw = &gpll4.clkr.hw },
253 { .hw = &gpll0.clkr.hw },
254 { .hw = &gpll4.clkr.hw },
267 { .hw = &gpll0.clkr.hw },
269 { .hw = &gpll4.clkr.hw },
284 .clkr.hw.init = &(struct clk_init_data){
309 .clkr.hw.init = &(struct clk_init_data){
323 .clkr.hw.init = &(struct clk_init_data){
337 .clkr.hw.init = &(struct clk_init_data){
351 .clkr.hw.init = &(struct clk_init_data){
365 .clkr.hw.init = &(struct clk_init_data){
379 .clkr.hw.init = &(struct clk_init_data){
393 .clkr.hw.init = &(struct clk_init_data){
426 .clkr.hw.init = &(struct clk_init_data){
440 .clkr.hw.init = &(struct clk_init_data){
454 .clkr.hw.init = &(struct clk_init_data){
468 .clkr.hw.init = &(struct clk_init_data){
482 .clkr.hw.init = &(struct clk_init_data){
496 .clkr.hw.init = &(struct clk_init_data){
510 .clkr.hw.init = &(struct clk_init_data){
524 .clkr.hw.init = &(struct clk_init_data){
538 .clkr.hw.init = &(struct clk_init_data){
552 .clkr.hw.init = &(struct clk_init_data){
566 .clkr.hw.init = &(struct clk_init_data){
580 .clkr.hw.init = &(struct clk_init_data){
601 .clkr.hw.init = &(struct clk_init_data){
615 .clkr.hw.init = &(struct clk_init_data){
629 .clkr.hw.init = &(struct clk_init_data){
649 .clkr.hw.init = &(struct clk_init_data){
670 .clkr.hw.init = &(struct clk_init_data){
689 .clkr.hw.init = &(struct clk_init_data){
708 .clkr.hw.init = &(struct clk_init_data){
730 .clkr.hw.init = &(struct clk_init_data){
756 .clkr.hw.init = &(struct clk_init_data){
778 .clkr.hw.init = &(struct clk_init_data){
804 .clkr.hw.init = &(struct clk_init_data){
827 .clkr.hw.init = &(struct clk_init_data){
848 .clkr.hw.init = &(struct clk_init_data){
862 .clkr.hw.init = &(struct clk_init_data){
883 .clkr.hw.init = &(struct clk_init_data){
904 .clkr.hw.init = &(struct clk_init_data){
924 .clkr.hw.init = &(struct clk_init_data){
949 .clkr.hw.init = &(struct clk_init_data){
970 .clkr.hw.init = &(struct clk_init_data){
990 .clkr.hw.init = &(struct clk_init_data){
1001 .clkr = {
1007 &ufs_axi_clk_src.clkr.hw,
1018 .clkr = {
1024 &usb30_master_clk_src.clkr.hw,
1035 .clkr = {
1048 .clkr = {
1061 .clkr = {
1074 .clkr = {
1087 .clkr = {
1093 &blsp1_qup1_i2c_apps_clk_src.clkr.hw,
1105 .clkr = {
1111 &blsp1_qup1_spi_apps_clk_src.clkr.hw,
1123 .clkr = {
1129 &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1141 .clkr = {
1147 &blsp1_qup2_spi_apps_clk_src.clkr.hw,
1159 .clkr = {
1165 &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1177 .clkr = {
1183 &blsp1_qup3_spi_apps_clk_src.clkr.hw,
1195 .clkr = {
1201 &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1213 .clkr = {
1219 &blsp1_qup4_spi_apps_clk_src.clkr.hw,
1231 .clkr = {
1237 &blsp1_uart1_apps_clk_src.clkr.hw,
1249 .clkr = {
1255 &blsp1_uart2_apps_clk_src.clkr.hw,
1267 .clkr = {
1280 .clkr = {
1286 &blsp2_qup1_i2c_apps_clk_src.clkr.hw,
1298 .clkr = {
1304 &blsp2_qup1_spi_apps_clk_src.clkr.hw,
1316 .clkr = {
1322 &blsp2_qup2_i2c_apps_clk_src.clkr.hw,
1334 .clkr = {
1340 &blsp2_qup2_spi_apps_clk_src.clkr.hw,
1352 .clkr = {
1358 &blsp2_qup3_i2c_apps_clk_src.clkr.hw,
1370 .clkr = {
1376 &blsp2_qup3_spi_apps_clk_src.clkr.hw,
1388 .clkr = {
1394 &blsp2_qup4_i2c_apps_clk_src.clkr.hw,
1406 .clkr = {
1412 &blsp2_qup4_spi_apps_clk_src.clkr.hw,
1424 .clkr = {
1430 &blsp2_uart1_apps_clk_src.clkr.hw,
1442 .clkr = {
1448 &blsp2_uart2_apps_clk_src.clkr.hw,
1460 .clkr = {
1473 .clkr = {
1479 &usb20_master_clk_src.clkr.hw,
1490 .clkr = {
1496 &usb30_master_clk_src.clkr.hw,
1506 .clkr = {
1519 .clkr = {
1525 &gp1_clk_src.clkr.hw,
1537 .clkr = {
1543 &gp2_clk_src.clkr.hw,
1555 .clkr = {
1561 &gp3_clk_src.clkr.hw,
1573 .clkr = {
1586 .clkr = {
1600 .clkr = {
1606 &gpll0.clkr.hw,
1617 .clkr = {
1634 .clkr = {
1648 .clkr = {
1654 &hmss_rbcpr_clk_src.clkr.hw,
1666 .clkr = {
1672 &gpll0.clkr.hw,
1683 .clkr = {
1700 .clkr = {
1719 .clkr = {
1731 .clkr = {
1746 .clkr = {
1758 .clkr = {
1770 .clkr = {
1783 .clkr = {
1789 &pdm2_clk_src.clkr.hw,
1801 .clkr = {
1814 .clkr = {
1827 .clkr = {
1840 .clkr = {
1846 &qspi_ser_clk_src.clkr.hw,
1858 .clkr = {
1871 .clkr = {
1884 .clkr = {
1897 .clkr = {
1903 &sdcc1_apps_clk_src.clkr.hw,
1915 .clkr = {
1921 &sdcc1_ice_core_clk_src.clkr.hw,
1933 .clkr = {
1946 .clkr = {
1952 &sdcc2_apps_clk_src.clkr.hw,
1964 .clkr = {
1977 .clkr = {
1983 &ufs_axi_clk_src.clkr.hw,
1995 .clkr = {
2008 .clkr = {
2014 &ufs_ice_core_clk_src.clkr.hw,
2026 .clkr = {
2032 &ufs_phy_aux_clk_src.clkr.hw,
2044 .clkr = {
2057 .clkr = {
2070 .clkr = {
2083 .clkr = {
2089 &ufs_unipro_core_clk_src.clkr.hw,
2101 .clkr = {
2107 &usb20_master_clk_src.clkr.hw,
2119 .clkr = {
2125 &usb20_mock_utmi_clk_src.clkr.hw,
2137 .clkr = {
2150 .clkr = {
2156 &usb30_master_clk_src.clkr.hw,
2168 .clkr = {
2174 &usb30_mock_utmi_clk_src.clkr.hw,
2186 .clkr = {
2199 .clkr = {
2212 .clkr = {
2218 &usb3_phy_aux_clk_src.clkr.hw,
2230 .clkr = {
2243 .clkr = {
2290 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2291 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2292 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2293 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2294 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2295 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2296 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2297 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2298 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2299 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2300 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2301 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2302 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2303 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2304 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2305 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2306 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2307 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2308 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2309 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2310 [GCC_AGGRE2_UFS_AXI_CLK] = &gcc_aggre2_ufs_axi_clk.clkr,
2311 [GCC_AGGRE2_USB3_AXI_CLK] = &gcc_aggre2_usb3_axi_clk.clkr,
2312 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
2313 [GCC_BIMC_HMSS_AXI_CLK] = &gcc_bimc_hmss_axi_clk.clkr,
2314 [GCC_BIMC_MSS_Q6_AXI_CLK] = &gcc_bimc_mss_q6_axi_clk.clkr,
2315 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2316 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2317 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2318 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2319 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2320 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2321 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2322 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2323 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2324 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2325 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2326 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2327 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2328 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2329 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2330 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2331 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2332 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2333 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2334 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2335 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2336 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2337 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2338 [GCC_CFG_NOC_USB2_AXI_CLK] = &gcc_cfg_noc_usb2_axi_clk.clkr,
2339 [GCC_CFG_NOC_USB3_AXI_CLK] = &gcc_cfg_noc_usb3_axi_clk.clkr,
2340 [GCC_DCC_AHB_CLK] = &gcc_dcc_ahb_clk.clkr,
2341 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2342 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2343 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2344 [GCC_GPU_BIMC_GFX_CLK] = &gcc_gpu_bimc_gfx_clk.clkr,
2345 [GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
2346 [GCC_GPU_GPLL0_CLK] = &gcc_gpu_gpll0_clk.clkr,
2347 [GCC_GPU_GPLL0_DIV_CLK] = &gcc_gpu_gpll0_div_clk.clkr,
2348 [GCC_HMSS_DVM_BUS_CLK] = &gcc_hmss_dvm_bus_clk.clkr,
2349 [GCC_HMSS_RBCPR_CLK] = &gcc_hmss_rbcpr_clk.clkr,
2350 [GCC_MMSS_GPLL0_CLK] = &gcc_mmss_gpll0_clk.clkr,
2351 [GCC_MMSS_GPLL0_DIV_CLK] = &gcc_mmss_gpll0_div_clk.clkr,
2352 [GCC_MMSS_NOC_CFG_AHB_CLK] = &gcc_mmss_noc_cfg_ahb_clk.clkr,
2353 [GCC_MMSS_SYS_NOC_AXI_CLK] = &gcc_mmss_sys_noc_axi_clk.clkr,
2354 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
2355 [GCC_MSS_MNOC_BIMC_AXI_CLK] = &gcc_mss_mnoc_bimc_axi_clk.clkr,
2356 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2357 [GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
2358 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2359 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2360 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2361 [GCC_QSPI_AHB_CLK] = &gcc_qspi_ahb_clk.clkr,
2362 [GCC_QSPI_SER_CLK] = &gcc_qspi_ser_clk.clkr,
2363 [GCC_RX0_USB2_CLKREF_CLK] = &gcc_rx0_usb2_clkref_clk.clkr,
2364 [GCC_RX1_USB2_CLKREF_CLK] = &gcc_rx1_usb2_clkref_clk.clkr,
2365 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2366 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2367 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
2368 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2369 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2370 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
2371 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
2372 [GCC_UFS_CLKREF_CLK] = &gcc_ufs_clkref_clk.clkr,
2373 [GCC_UFS_ICE_CORE_CLK] = &gcc_ufs_ice_core_clk.clkr,
2374 [GCC_UFS_PHY_AUX_CLK] = &gcc_ufs_phy_aux_clk.clkr,
2375 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
2376 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
2377 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
2378 [GCC_UFS_UNIPRO_CORE_CLK] = &gcc_ufs_unipro_core_clk.clkr,
2379 [GCC_USB20_MASTER_CLK] = &gcc_usb20_master_clk.clkr,
2380 [GCC_USB20_MOCK_UTMI_CLK] = &gcc_usb20_mock_utmi_clk.clkr,
2381 [GCC_USB20_SLEEP_CLK] = &gcc_usb20_sleep_clk.clkr,
2382 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2383 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2384 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2385 [GCC_USB3_CLKREF_CLK] = &gcc_usb3_clkref_clk.clkr,
2386 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2387 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2388 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2389 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
2390 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
2391 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
2392 [GPLL0] = &gpll0.clkr,
2393 [GPLL0_EARLY] = &gpll0_early.clkr,
2394 [GPLL1] = &gpll1.clkr,
2395 [GPLL1_EARLY] = &gpll1_early.clkr,
2396 [GPLL4] = &gpll4.clkr,
2397 [GPLL4_EARLY] = &gpll4_early.clkr,
2398 [HMSS_GPLL0_CLK_SRC] = &hmss_gpll0_clk_src.clkr,
2399 [HMSS_GPLL4_CLK_SRC] = &hmss_gpll4_clk_src.clkr,
2400 [HMSS_RBCPR_CLK_SRC] = &hmss_rbcpr_clk_src.clkr,
2401 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2402 [QSPI_SER_CLK_SRC] = &qspi_ser_clk_src.clkr,
2403 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2404 [SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
2405 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2406 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
2407 [UFS_ICE_CORE_CLK_SRC] = &ufs_ice_core_clk_src.clkr,
2408 [UFS_PHY_AUX_CLK_SRC] = &ufs_phy_aux_clk_src.clkr,
2409 [UFS_UNIPRO_CORE_CLK_SRC] = &ufs_unipro_core_clk_src.clkr,
2410 [USB20_MASTER_CLK_SRC] = &usb20_master_clk_src.clkr,
2411 [USB20_MOCK_UTMI_CLK_SRC] = &usb20_mock_utmi_clk_src.clkr,
2412 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2413 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2414 [USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,