Lines Matching refs:clkr
36 .clkr = {
62 .clkr.hw.init = &(struct clk_init_data){
65 &gpll0.clkr.hw,
84 .clkr.hw.init = &(struct clk_init_data){
87 &gpll0.clkr.hw,
97 .clkr = {
103 &gpll0.clkr.hw,
123 .clkr.hw.init = &(struct clk_init_data){
126 &gpll0.clkr.hw,
136 .clkr = {
142 &gpll0.clkr.hw,
159 { .hw = &gpll0.clkr.hw },
160 { .hw = &gpll6_out_even.clkr.hw },
161 { .hw = &gpll0_out_even.clkr.hw },
171 { .hw = &gpll0_out_even.clkr.hw },
181 { .hw = &gpll0_out_odd.clkr.hw },
192 { .hw = &gpll0.clkr.hw },
193 { .hw = &gpll0_out_odd.clkr.hw },
205 { .hw = &gpll0_out_odd.clkr.hw },
207 { .hw = &gpll0_out_even.clkr.hw },
228 { .hw = &gpll6_out_even.clkr.hw },
229 { .hw = &gpll0_out_even.clkr.hw },
240 { .hw = &gpll0_out_odd.clkr.hw },
241 { .hw = &gpll7.clkr.hw },
248 .clkr.hw.init = &(struct clk_init_data) {
251 &gpll0.clkr.hw,
262 .clkr.hw.init = &(struct clk_init_data) {
265 &gpll0.clkr.hw,
283 .clkr.hw.init = &(struct clk_init_data){
306 .clkr.hw.init = &(struct clk_init_data){
320 .clkr.hw.init = &(struct clk_init_data){
334 .clkr.hw.init = &(struct clk_init_data){
354 .clkr.hw.init = &(struct clk_init_data){
395 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
411 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
427 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
443 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
459 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
475 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
491 .clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
507 .clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
523 .clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
539 .clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
555 .clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
571 .clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
593 .clkr.hw.init = &(struct clk_init_data){
614 .clkr.hw.init = &(struct clk_init_data){
639 .clkr.hw.init = &(struct clk_init_data){
662 .clkr.hw.init = &(struct clk_init_data){
684 .clkr.hw.init = &(struct clk_init_data){
703 .clkr.hw.init = &(struct clk_init_data){
726 .clkr.hw.init = &(struct clk_init_data){
748 .clkr.hw.init = &(struct clk_init_data){
766 .clkr.hw.init = &(struct clk_init_data){
782 .clkr.hw.init = &(struct clk_init_data){
795 .clkr = {
801 &gcc_ufs_phy_axi_clk_src.clkr.hw,
815 .clkr = {
821 &gcc_ufs_phy_axi_clk_src.clkr.hw,
835 .clkr = {
841 &gcc_ufs_phy_axi_clk_src.clkr.hw,
855 .clkr = {
861 &gcc_usb30_prim_master_clk_src.clkr.hw,
875 .clkr = {
890 .clkr = {
906 .clkr = {
921 .clkr = {
936 .clkr = {
949 .clkr = {
965 .clkr = {
978 .clkr = {
991 .clkr = {
1006 .clkr = {
1012 &gcc_usb30_prim_master_clk_src.clkr.hw,
1026 .clkr = {
1032 &gcc_cpuss_ahb_clk_src.clkr.hw,
1046 .clkr = {
1060 .clkr = {
1075 .clkr = {
1090 .clkr = {
1106 .clkr = {
1121 .clkr = {
1136 .clkr = {
1149 .clkr = {
1155 &gpll0.clkr.hw,
1168 .clkr = {
1181 .clkr = {
1194 .clkr = {
1200 &gcc_gp1_clk_src.clkr.hw,
1212 .clkr = {
1218 &gcc_gp2_clk_src.clkr.hw,
1230 .clkr = {
1236 &gcc_gp3_clk_src.clkr.hw,
1250 .clkr = {
1263 .clkr = {
1269 &gpll0.clkr.hw,
1279 .clkr = {
1285 &gcc_gpu_gpll0_main_div_clk_src.clkr.hw,
1298 .clkr = {
1313 .clkr = {
1328 .clkr = {
1343 .clkr = {
1356 .clkr = {
1369 .clkr = {
1384 .clkr = {
1400 .clkr = {
1412 .clkr = {
1418 &gpll0.clkr.hw,
1428 .clkr = {
1434 &gcc_npu_pll0_main_div_clk_src.clkr.hw,
1445 .clkr = {
1451 &gcc_pdm2_clk_src.clkr.hw,
1465 .clkr = {
1478 .clkr = {
1493 .clkr = {
1506 .clkr = {
1519 .clkr = {
1532 .clkr = {
1538 &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
1550 .clkr = {
1556 &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
1568 .clkr = {
1574 &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
1586 .clkr = {
1592 &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
1604 .clkr = {
1610 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
1622 .clkr = {
1628 &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
1640 .clkr = {
1653 .clkr = {
1666 .clkr = {
1672 &gcc_qupv3_wrap1_s0_clk_src.clkr.hw,
1684 .clkr = {
1690 &gcc_qupv3_wrap1_s1_clk_src.clkr.hw,
1702 .clkr = {
1708 &gcc_qupv3_wrap1_s2_clk_src.clkr.hw,
1720 .clkr = {
1726 &gcc_qupv3_wrap1_s3_clk_src.clkr.hw,
1738 .clkr = {
1744 &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
1756 .clkr = {
1762 &gcc_qupv3_wrap1_s5_clk_src.clkr.hw,
1776 .clkr = {
1791 .clkr = {
1806 .clkr = {
1821 .clkr = {
1834 .clkr = {
1847 .clkr = {
1853 &gcc_sdcc1_apps_clk_src.clkr.hw,
1867 .clkr = {
1873 &gcc_sdcc1_ice_core_clk_src.clkr.hw,
1885 .clkr = {
1898 .clkr = {
1904 &gcc_sdcc2_apps_clk_src.clkr.hw,
1918 .clkr = {
1924 &gcc_cpuss_ahb_clk_src.clkr.hw,
1936 .clkr = {
1951 .clkr = {
1966 .clkr = {
1972 &gcc_ufs_phy_axi_clk_src.clkr.hw,
1986 .clkr = {
1992 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2006 .clkr = {
2012 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2026 .clkr = {
2032 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2046 .clkr = {
2052 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2064 .clkr = {
2077 .clkr = {
2090 .clkr = {
2105 .clkr = {
2111 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2125 .clkr = {
2131 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2143 .clkr = {
2149 &gcc_usb30_prim_master_clk_src.clkr.hw,
2161 .clkr = {
2167 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw,
2179 .clkr = {
2192 .clkr = {
2205 .clkr = {
2211 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2223 .clkr = {
2229 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2243 .clkr = {
2258 .clkr = {
2274 .clkr = {
2289 .clkr = {
2302 .clkr = {
2348 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
2349 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
2350 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2351 [GCC_CAMERA_AHB_CLK] = &gcc_camera_ahb_clk.clkr,
2352 [GCC_CAMERA_AXI_CLK] = &gcc_camera_axi_clk.clkr,
2354 &gcc_camera_throttle_nrt_axi_clk.clkr,
2355 [GCC_CAMERA_THROTTLE_RT_AXI_CLK] = &gcc_camera_throttle_rt_axi_clk.clkr,
2356 [GCC_CAMERA_XO_CLK] = &gcc_camera_xo_clk.clkr,
2357 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
2358 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
2359 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
2360 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
2361 [GCC_CPUSS_AHB_CLK] = &gcc_cpuss_ahb_clk.clkr,
2362 [GCC_CPUSS_AHB_CLK_SRC] = &gcc_cpuss_ahb_clk_src.clkr,
2363 [GCC_CPUSS_GNOC_CLK] = &gcc_cpuss_gnoc_clk.clkr,
2364 [GCC_CPUSS_RBCPR_CLK] = &gcc_cpuss_rbcpr_clk.clkr,
2365 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
2366 [GCC_DISP_AHB_CLK] = &gcc_disp_ahb_clk.clkr,
2367 [GCC_DISP_AXI_CLK] = &gcc_disp_axi_clk.clkr,
2368 [GCC_DISP_CC_SLEEP_CLK] = &gcc_disp_cc_sleep_clk.clkr,
2369 [GCC_DISP_CC_XO_CLK] = &gcc_disp_cc_xo_clk.clkr,
2370 [GCC_DISP_GPLL0_CLK] = &gcc_disp_gpll0_clk.clkr,
2371 [GCC_DISP_THROTTLE_AXI_CLK] = &gcc_disp_throttle_axi_clk.clkr,
2372 [GCC_DISP_XO_CLK] = &gcc_disp_xo_clk.clkr,
2373 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2374 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
2375 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2376 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
2377 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2378 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
2379 [GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
2380 [GCC_GPU_GPLL0_CLK] = &gcc_gpu_gpll0_clk.clkr,
2381 [GCC_GPU_GPLL0_DIV_CLK] = &gcc_gpu_gpll0_div_clk.clkr,
2382 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
2383 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
2384 [GCC_NPU_AXI_CLK] = &gcc_npu_axi_clk.clkr,
2385 [GCC_NPU_BWMON_AXI_CLK] = &gcc_npu_bwmon_axi_clk.clkr,
2386 [GCC_NPU_BWMON_DMA_CFG_AHB_CLK] = &gcc_npu_bwmon_dma_cfg_ahb_clk.clkr,
2387 [GCC_NPU_BWMON_DSP_CFG_AHB_CLK] = &gcc_npu_bwmon_dsp_cfg_ahb_clk.clkr,
2388 [GCC_NPU_CFG_AHB_CLK] = &gcc_npu_cfg_ahb_clk.clkr,
2389 [GCC_NPU_DMA_CLK] = &gcc_npu_dma_clk.clkr,
2390 [GCC_NPU_GPLL0_CLK] = &gcc_npu_gpll0_clk.clkr,
2391 [GCC_NPU_GPLL0_DIV_CLK] = &gcc_npu_gpll0_div_clk.clkr,
2392 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2393 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
2394 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2395 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
2396 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2397 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
2398 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
2399 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
2400 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
2401 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
2402 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
2403 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
2404 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
2405 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
2406 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
2407 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
2408 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
2409 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
2410 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
2411 [GCC_QUPV3_WRAP1_CORE_2X_CLK] = &gcc_qupv3_wrap1_core_2x_clk.clkr,
2412 [GCC_QUPV3_WRAP1_CORE_CLK] = &gcc_qupv3_wrap1_core_clk.clkr,
2413 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
2414 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
2415 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
2416 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
2417 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
2418 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
2419 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
2420 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
2421 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
2422 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
2423 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
2424 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
2425 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
2426 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
2427 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
2428 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
2429 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2430 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2431 [GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
2432 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
2433 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &gcc_sdcc1_ice_core_clk_src.clkr,
2434 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2435 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2436 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
2437 [GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
2438 [GCC_UFS_MEM_CLKREF_CLK] = &gcc_ufs_mem_clkref_clk.clkr,
2439 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
2440 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
2441 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
2442 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
2443 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
2444 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
2445 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
2446 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
2447 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
2448 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
2449 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
2451 &gcc_ufs_phy_unipro_core_clk_src.clkr,
2452 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
2453 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
2454 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
2456 &gcc_usb30_prim_mock_utmi_clk_src.clkr,
2457 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
2458 [GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
2459 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
2460 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
2461 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
2462 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
2463 [GCC_VIDEO_AHB_CLK] = &gcc_video_ahb_clk.clkr,
2464 [GCC_VIDEO_AXI_CLK] = &gcc_video_axi_clk.clkr,
2465 [GCC_VIDEO_THROTTLE_AXI_CLK] = &gcc_video_throttle_axi_clk.clkr,
2466 [GCC_VIDEO_XO_CLK] = &gcc_video_xo_clk.clkr,
2467 [GPLL0] = &gpll0.clkr,
2468 [GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
2469 [GPLL0_OUT_ODD] = &gpll0_out_odd.clkr,
2470 [GPLL6] = &gpll6.clkr,
2471 [GPLL6_OUT_EVEN] = &gpll6_out_even.clkr,
2472 [GPLL7] = &gpll7.clkr,
2473 [GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_phy_phy_aux_hw_ctl_clk.clkr,
2474 [GCC_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_ufs_phy_axi_hw_ctl_clk.clkr,
2476 &gcc_aggre_ufs_phy_axi_hw_ctl_clk.clkr,
2478 &gcc_ufs_phy_unipro_core_hw_ctl_clk.clkr,
2480 &gcc_ufs_phy_ice_core_hw_ctl_clk.clkr,
2481 [GCC_GPU_GPLL0_MAIN_DIV_CLK_SRC] = &gcc_gpu_gpll0_main_div_clk_src.clkr,
2482 [GCC_NPU_PLL0_MAIN_DIV_CLK_SRC] = &gcc_npu_pll0_main_div_clk_src.clkr,