Lines Matching refs:bar
313 int bar, u64 phys) in ls_pcie_g4_ep_inbound_win_set() argument
318 if (bar == 1) { in ls_pcie_g4_ep_inbound_win_set()
319 ccsr_writel(pcie, PAB_PEX_BAR_AMAP(pf, bar), BAR_AMAP_EN); in ls_pcie_g4_ep_inbound_win_set()
324 ccsr_writel(pcie, PAB_EXT_PEX_BAR_AMAP(pf, bar), val); in ls_pcie_g4_ep_inbound_win_set()
326 ccsr_writel(pcie, PAB_PEX_BAR_AMAP(pf, bar), val); in ls_pcie_g4_ep_inbound_win_set()
332 int bar; in ls_pcie_g4_ep_setup_wins() local
339 for (bar = 0; bar < PF_BAR_NUM; bar++) { in ls_pcie_g4_ep_setup_wins()
340 ls_pcie_g4_ep_inbound_win_set(pcie, pf, bar, phys); in ls_pcie_g4_ep_setup_wins()
357 int bar, bool vf_bar, bool enable) in ls_pcie_g4_ep_enable_bar() argument
360 u32 bar_pos = BAR_POS(bar, pf, vf_bar); in ls_pcie_g4_ep_enable_bar()
371 int bar, bool vf_bar, u64 size) in ls_pcie_g4_ep_set_bar_size() argument
373 u32 bar_pos = BAR_POS(bar, pf, vf_bar); in ls_pcie_g4_ep_set_bar_size()
383 int bar, bool vf_bar, u64 size) in ls_pcie_g4_ep_setup_bar() argument
387 ls_pcie_g4_ep_enable_bar(pcie, pf, bar, vf_bar, en); in ls_pcie_g4_ep_setup_bar()
388 ls_pcie_g4_ep_set_bar_size(pcie, pf, bar, vf_bar, size); in ls_pcie_g4_ep_setup_bar()
393 int bar; in ls_pcie_g4_ep_setup_bars() local
396 for (bar = 0; bar < PF_BAR_NUM; bar++) in ls_pcie_g4_ep_setup_bars()
397 ls_pcie_g4_ep_setup_bar(pcie, pf, bar, false, bar_size[bar]); in ls_pcie_g4_ep_setup_bars()
403 for (bar = 0; bar < VF_BAR_NUM; bar++) in ls_pcie_g4_ep_setup_bars()
404 ls_pcie_g4_ep_setup_bar(pcie, pf, bar, true, bar_size[bar]); in ls_pcie_g4_ep_setup_bars()