Home
last modified time | relevance | path

Searched refs:RREG32_PCIE_PORT (Results 1 – 17 of 17) sorted by relevance

/linux/drivers/gpu/drm/amd/amdgpu/
A Dnbio_v7_2.c101 u32 doorbell_range = RREG32_PCIE_PORT(reg); in nbio_v7_2_sdma_doorbell_range()
123 u32 doorbell_range = RREG32_PCIE_PORT(reg); in nbio_v7_2_vcn_doorbell_range()
180 u32 ih_doorbell_range = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regGDC0_BIF_IH_DOORBELL_RANGE)); in nbio_v7_2_ih_doorbell_range()
227 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regCPM_CONTROL)); in nbio_v7_2_update_medium_grain_clock_gating()
254 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2)); in nbio_v7_2_update_medium_grain_light_sleep()
263 data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regBIF1_PCIE_TX_POWER_CTRL_1)); in nbio_v7_2_update_medium_grain_light_sleep()
276 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2)); in nbio_v7_2_update_medium_grain_light_sleep()
297 data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regCPM_CONTROL)); in nbio_v7_2_get_clockgating_state()
302 data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2)); in nbio_v7_2_get_clockgating_state()
356 def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regBIF1_PCIE_MST_CTRL_3)); in nbio_v7_2_init_registers()
[all …]
A Dsi.c2253 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
2296 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()
2324 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
2328 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
2373 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
2395 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
2467 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in si_program_aspm()
2477 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()
2591 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL2); in si_program_aspm()
2641 data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()
[all …]
A Damdgpu.h1188 #define RREG32_PCIE_PORT(reg) adev->pciep_rreg(adev, (reg)) macro
/linux/drivers/gpu/drm/radeon/
A Drv770.c2055 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
2058 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
2071 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2084 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2088 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2092 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2096 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()
2101 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
A Drv6xx_dpm.c55 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()
59 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()
64 if (!(RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE)) in rv6xx_force_pcie_gen1()
69 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()
78 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_enable_pcie_gen2_support()
92 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & ~LC_HW_VOLTAGE_IF_CONTROL_MASK; in rv6xx_enable_bif_dynamic_pcie_gen2()
104 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv6xx_enable_l0s()
113 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv6xx_enable_l1()
125 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv6xx_enable_pll_sleep_in_l1()
A Dcik.c6233 orig = data = RREG32_PCIE_PORT(PCIE_CNTL2); in cik_enable_bif_mgls()
9549 tmp = RREG32_PCIE_PORT(PCIE_LC_STATUS1); in cik_pcie_gen3_enable()
9583 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()
9587 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()
9634 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()
9690 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in cik_program_aspm()
9695 orig = data = RREG32_PCIE_PORT(PCIE_P_CNTL); in cik_program_aspm()
9700 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in cik_program_aspm()
9798 orig = data = RREG32_PCIE_PORT(PCIE_CNTL2); in cik_program_aspm()
9804 data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in cik_program_aspm()
[all …]
A Dsi.c7107 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
7151 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()
7180 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
7184 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
7232 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
7254 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
7284 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in si_program_aspm()
7294 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()
7408 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL2); in si_program_aspm()
7458 data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()
[all …]
A Dr600.c4439 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_set_pcie_lanes()
4464 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_get_pcie_lanes()
4511 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()
4524 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
4527 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
4540 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()
4575 training_cntl = RREG32_PCIE_PORT(PCIE_LC_TRAINING_CNTL); in r600_pcie_gen2_enable()
4579 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()
4584 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()
4589 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
A Devergreen.c5345 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5356 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()
5360 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5364 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5368 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5372 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()
5377 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()
5441 pcie_lc_cntl = pcie_lc_cntl_old = RREG32_PCIE_PORT(PCIE_LC_CNTL); in evergreen_program_aspm()
5507 data = orig = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_program_aspm()
A Drv770_dpm.c76 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_enable_bif_dynamic_pcie_gen2()
97 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv770_enable_l0s()
106 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv770_enable_l1()
118 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv770_enable_pll_sleep_in_l1()
1611 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_get_pcie_gen2_status()
A Dcypress_dpm.c54 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_enable_bif_dynamic_pcie_gen2()
308 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_pcie_performance_request()
336 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_advertise_gen2_capability()
A Dbtc_dpm.c1337 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in btc_enable_bif_dynamic_pcie_gen2()
A Dni_dpm.c3445 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_advertise_gen2_capability()
3465 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_enable_bif_dynamic_pcie_gen2()
A Dradeon.h2559 #define RREG32_PCIE_PORT(reg) rdev->pciep_rreg(rdev, (reg)) macro
A Dci_dpm.c4780 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in ci_get_current_pcie_speed()
4790 link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK; in ci_get_current_pcie_lane_number()
A Dsi_dpm.c5718 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()
/linux/drivers/gpu/drm/amd/pm/powerplay/
A Dsi_dpm.c6169 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()

Completed in 125 milliseconds